|
|
|
正激拓扑输出，降低输出电感感量来提升效率，牺牲了低压段的环路，靠什么来弥补？
时间：2018-04-09 10:27:19
我正在改一款产品，由于是平面变压器做的，无法更改匝比。匝比为3：4，想改为9-36V输入，5V@10A输出的产品。用的有源正激拓扑。 由于占空比较小，高压段效率太低，我就将输出电感的感量磨小（7uh）。高压端的效率有所提升，但带来的问题是 在低压段 9V左右，产品带载到6A以上，就开始震荡。（感量在12uH时低压段不会出现问题）。我需要做什么弥补能消除震荡呢？ 有个疑问,为什么把输出电感量减小能够提高效率?产品是由其他型号产品改的，占空比本来就偏小，高压段的占空比更小了，温度测试发现 热点就在原边开关管上，RDSON我改不了，测试发现，损耗主要在开通损耗上面，芯片用的LM5026 驱动能力较弱，就想提高下，MOS管开通时候的上升斜率，减小了输出电感，即增大了ΔI，间接减小MOS管的开通损耗就增加了效率。 这个芯片是不需要加斜坡补偿的。自身就有了… 环路补偿不能调？在低压段调试基本无变化，5A以下保证环路稳定是我调的最高的了。 你把感量调小了，原始环路可能会在某些极端条件下是不稳的，还要一个就是你的感量调小，电流的斜率会变大，这样你的斜坡补偿力度会变小（特别是duty最大时也就是你的低压输入带重载时） 也就是说 如果我增加斜波补偿就可以了吧？哎，，，问题来了。我这个电路上没加斜波补偿电路。。。。。。这是一个方向，你首先要确认是否有次谐波振荡？有明显的大小波？ 如果有环路分析仪，最好去测一下。裕量是否是满足的？
上一篇
两个不同接地极之间的绝缘是多少
下一篇
MC34063+MOSFET扩流应用
|
