神经网络协同处理器降低视觉处理功耗

　　嵌入式视觉（EV）系统的成长正推动对于更高性能与节能的视觉处理能力需求。包括AMD、CEVA、Imagination、英特尔（Intel）、Nvidia以及ARM的授权客户等业界多家公司均积极因应这一成长中的趋势，利用FPGA、FPGA/MPU组合、GPU与专用异质多核心等各种不同的硬体，为设计任务实现最佳化。

　　新思科技（Synopsys Inc.）日前发布另一种解决方案——DesignWare EV处理器核心（IP）系列，专为整合于具有多颗CPU的SoC而设计，无论是采用来自ARM、英特尔、Imagination MIPS或PowerPC等其他CPU均可相容。

　　该IP核心系列目前包括EV52与EV54两款可为视觉运算应用最佳化的产品，采用28nm制程制造。EV52搭载基于该公司ARC指令集的双核心 RISC处理器，以高达1GHz的频率作业;而EV54则采用四核心建置，提供较EV52更高的性能。两款产品均内建2-8个可编程配置的物件侦测引擎处理单元（PE）。

　　Synopsys的视觉处理器结合基于ARC的RISC核心，以及卷积神经网路侦测引擎处理单元。

　　EV52和EV54处理器利用‘卷积神经网路’（CNN）演算法——从人脑处理视觉资讯方式取得灵感，为视觉运算应用实现最佳化。CNN利用前馈人工神经网路，其中，个别神经元以一种反应视线内重叠区域的方式拼接排列。这种重叠是人眼得以追踪动作、辨识环境变化、区别不同物体以及反应脸部表情细微变化的重要关键。

　　Synopsys DesignWare ARC处理器资深产品行销经理Mike Thompson介绍：“该EV处理器系列是专为以1，000GOPS/W的性能执行CNN计算而设计的，它仅需使用约竞争视觉方案一小部份的功耗，即可为一系列广泛的物件应用实现更迅速与准确的侦测。”